Altera FPGA 的以太网交换机IP核

特别是作为一个多交换机IP核心设计为嵌入式设备，控制器，驱动器，和IO，支持简单的实现一个可扩展的基于FPGA的10/100兆以太网交换机，最多8个端口。

特别是在自动化领域，以太网或工业以太网已经成为许多嵌入式设备的基本组成部分。特别是由于以太网的优点，如高带宽，在拓扑的灵活性已经已知的和爱在IT世界里，它的成本，有效的和可靠的布线，和在普遍的可用性的服务，从控制层的工艺水平下到现场级的。它的拓扑结构的灵活性和服务的无处不在的拓扑组件，如集线器，交换机，路由器，网桥，和网关的使用成为可能，但最经常使用的组件是交换机，因为与以太网，并与可以实现工业以太网标准的以太网协议的基础，没有直接点至点连接的拓扑结构之外，没有一个开关（10BASE2和10BASE5除外）。协议基础的半双工的过程中至少需要一个枢纽。这些独立的拓扑元件采购，电源，监控和维护产生额外的费用。，交换机IP核心开发IXXAT允许直接加入到嵌入式设备的开关拓扑结构组件的功能。在最简单的情况下，需要两个外部端口的交换机来实现总线型拓扑结构。每一个额外的端口扩展支持星型或树型拓扑结构以及它们的混合变种的选项。交换机的IP内核可以很容易地集成到FPGA已经在使用或为单独的一个。额外的硬件成本仍然较低，因为IP专门与FPGA内部资源，不仅价格低廉的以太网物理层（PHY）和连接器组件，如需要为每个端口的功能。








 

• 存储并转发交换机
• 10/100兆
• 全/半双工
• 支持2个优先级（VLAN标签）

供货范围

• Altera的巨型核心（证照齐全的OpenCore +）
• 加密的VHDL代码
• 设备驱动程序和示例应用程序在C
• 手册
• 快速入门指南
• 45天的技术支持

技术数据

• 多达8个端口（MII），其中至多有一个内部端口（32位Avalon流接口）
• 多达512项（包括组播地址表）
• 可配置的地址表（静态，自我学习，老化）
• 内部端口的组播过滤器
• 延迟时间：7.3 - 9.8微秒（3个外部端口）
• VLAN：透明模式
• FDX / HDX /数据传输速率分别为每个端口配置
• 每端口的4个32位的统计计数器
• 切换面料：吞吐量> = 1.6 GB /秒（100％线速全复式）
• 802.1p优先级/克的优先级（高/低阈值的配置）

辅助服务
（不包括在供货范围内）：

• 维护协议
  的扩展的IP核心，IXXAT提供了一个维护协议。赡养协议中包括在合约期内的以下服务：
  -免费更新和纠错
  -技术支持
• 实施支持
• IXXAT可以进行自定义，实现和测试的IP核为您的硬件或应用程序。