每个基于FPGA的I / O模块，包括一个Xilinx的FPGA芯片，以落实和执行通常不能被固定功能满足I / O模块，并实现最高的周期率的内部控制回路实现的功能。广泛的3xx I / O模块支持的收发器类型，允许您连接与您的硬件设计。
由FPGA I / O模块提供的关键功能：
Ø 数字脉冲序列生成和捕获的实现：
Ø PWM，捕捉，正交解码，...
Ø 基于事件的中断，触发器和反转支持
Ø 跨系统，-sensor/actuator，和芯片协议（SPI，I2C... ...）
Ø 通用数字输入和输出
Ø 模拟I /Ø最低的延迟和/或特殊的同步计划
Ø 最高的周期率与上述功能相结合的算法实现非常快的内部控制系统设计循环
没有必要为你处理与FPGA编程，除非你决定自己实现FPGA功能使用speedgoat的FPGA工程包或其他工具。由于FPGA在高得多的“速度”比基于软件的设计来说，他们也是理想的落实和执行上配置的FPGA I / O模块的速度非常快的算法子系统连同上层“慢”，一个基于软件的动态系统（CPU），以进一步提高采样率。配置基于FPGA的I / O模块，因此常常一个很好的替代其他'快'DSP或微控制器子系统。
概述FPGA的基于I / O模块：
|
I/O module
|
FPGA chip
|
# logic cells
|
Standard I/O lines
|
|
IO301
|
Xilinx Virtex-II
|
7k
|
64 TTL
|
|
IO302
|
Xilinx Virtex-II
|
7k
|
32 RS422
|
|
IO303
|
Xilinx Virtex-II
|
7k
|
16 TTL and 24 RS422
|
|
IO304
|
Xilinx Virtex-II
|
7k
|
32 LVDS
|
|
IO311
|
Xilinx Virtex-II
|
24k
|
64 TTL
|
|
IO312
|
Xilinx Virtex-II
|
24k
|
32 RS422
|
|
IO313
|
Xilinx Virtex-II
|
24k
|
16 TTL and 24 RS422
|
|
IO314
|
Xilinx Virtex-II
|
24k
|
32 LVDS
|
|
I/O module
|
FPGA chip
|
# logic cells
|
Standard I/O lines
|
Auxiliary I/O lines
(basic module)
|
|
IO322
|
Xilinx Virtex-4
|
41k
|
30 RS485
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
|
IO323
|
Xilinx Virtex-4
|
41k
|
16 TTL and 22 RS485
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
|
IO324
|
Xilinx Virtex-4
|
41k
|
30 LVDS
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
|
IO325
|
Xilinx Virtex-4
|
41k
|
2 16-bit 105MHz A/D signals
|
56 LVCMOS plus 4 LVDS or 32 LVDS
|
默认情况下（包括价格）speedgoat实现FPGA代码模块IO301- IO324以下设置：3个PWM，QAD的3 ×3 ×第1个中断，和1个Inversors。其余的I / O线提供通用数字输入或输出的支持。其他配置以及基于FPGA的协议或算法的设计可以实现的要求。
用例
一个频繁使用的情况下配置基于FPGA的I / O模块是通用的，比较特殊的脉冲序列功能，如PWM，捕捉，正交解码，和通用数字I / O此功能是提供给工程师speedgoat配置的选项，或为高级用户可配置的代码模块。
大多数配置的FPGA I / O模块提供数字I / O线，但speedgoat还包括模拟前端提供与数字如I / O的速度非常快的A / D和D / AI / O一起，形成配置FPGA的I / O模块高速运动控制应用内部电流控制回路。
speedgoat
收藏葩星
400-878-1895
px51870017
1752902151
13296027252
